図1に示す回路の端子a-c間及びb-c間に、それぞれ図2に示す入力電圧VA及びVBを加えたとき、出力端子に現れる電圧V0の波形は、[ ]である。ただし、電圧VA及びVBの最大値は等しいものとする。
答：４
図1の回路は、VA及びVBのどちらかに電圧が加えられればV0に電圧が現れるOR回路である。
- Back: H18-1-基礎-2-1
- Next: H18-1-基礎-2-3
過去問を制する者は工事担任者試験を制す
図1に示す回路の端子a-c間及びb-c間に、それぞれ図2に示す入力電圧VA及びVBを加えたとき、出力端子に現れる電圧V0の波形は、[ ]である。ただし、電圧VA及びVBの最大値は等しいものとする。
答：４
図1の回路は、VA及びVBのどちらかに電圧が加えられればV0に電圧が現れるOR回路である。